刷屏的3D晶片堆疊技術，到底是什麼？

文章摘要： 3D晶片堆疊技術在縮小晶片尺寸的同時TSV是3D晶片堆疊技術的關鍵

​​導語：近日，武漢新芯研發成功的三片晶圓堆疊技術備受關注。有人說，該技術在國際上都處於先進水平，還有人說能夠「延續」摩爾定律。既然3D晶片堆疊技術有如此大的作用，那今天芯師爺就跟大家一起揭開它的面紗。

來源 |   ©  芯師爺原創組作品

作者丨  ©  Kid

日前，武漢新芯對外宣佈稱，基於其三維整合技術平臺的三片晶圓堆疊技術研發成功。該訊息一出就有業內人士表示，隨著這一技術的突破，武漢新芯3D晶片堆疊技術居於國際先進、國內領先的水平。

還有業內人士指出，3D晶片堆疊是新的技術，可將儲存、邏輯、感測器於一體，能夠縮小尺寸且提供效能，是朝摩爾定律的方向邁進了一步。那麼問題來了，3D晶片堆疊技術到底是什麼？

3D晶片堆疊技術發展歷程

上世紀九十年代，BGA封裝（球柵陣列封裝）替代了外引腳封裝，焊料球凸點面陣使封裝尺寸減小，輸入和輸出埠數量增加，功能和效能增加。然而隨著封裝技術的發展，在平面方向上的封裝已經達到了極限。

另一方面，隨著CMOS工藝的不斷髮展，繼續等比例縮小的侷限越發明顯，系統設計師們開始越來越多地轉向晶片封裝，而不是繼續依賴在單一晶片上整合更多的器件來提高效能。

在傳統的積體電路技術中，作為互連層的多層金屬位於2D有源電路上方，互連的基本挑戰是全域性互連的延遲，特別隨著等比例縮小的持續進行，器件密度不斷增加，延遲問題就更為突出。

爲了避免這種延遲，同時也爲了滿足效能、頻寬和功耗的要求，設計人員開發出在垂直方向上將晶片疊層的新技術，也就是三維堆疊封裝技術，該技術可以穿過有源電路直接實現高效互連。

另外一些組織和公司也都在積極開發基於TSV（矽通孔，through silicon via）的3D晶片技術。究其原因，是因為許多芯片廠商都擔心將來繼續縮減製程尺寸時，所花費的成本難以承受，甚至不久的將來可能會被迫停止晶片製程縮減方面的開發。

隨著矽片減薄技術的成功使用，多晶片堆疊封裝的厚度幾乎與過去BGA封裝具有相同的厚度（約1.2毫米）。因此，3D晶片堆疊技術在縮小晶片尺寸的同時，還能有效地增強電子產品的功能和效能。

3D晶片堆疊技術簡介

與傳統的二維晶片把所有的模組放在平面層相比，三維晶片允許多層堆疊，而過TSV用來提供多個晶片垂直方向的通訊。其中，TSV是3D晶片堆疊技術的關鍵。

3D晶片堆疊結構示意圖

3D堆疊技術是把不同功能的晶片或結構，通過堆疊技術或過孔互連等微機械加工技術，使其在Z軸方向上形成立體整合、訊號連通及圓片級、晶片級、矽帽封裝等封裝和可靠性技術為目標的三維立體堆疊加工技術。該技術用於微系統整合，是繼片上系統（SOC）、多晶片模組（MCM）之後發展起來的系統級封裝的先進位制造技術。

3D晶片技術的類別

從SiP系統級封裝的傳統意義上來講，凡是有晶片堆疊的都可以稱之為3D，因為在Z軸上有了功能和訊號的延伸，無論此堆疊是位於IC內部還是IC外部。但是，隨著技術的發展，3D晶片技術卻有了其更新、更獨特的含義。

1.基於晶片堆疊式的3D技術

3D IC的初期型態，目前仍廣泛應用於SiP領域，是將功能相同的裸晶片從下至上堆在一起，形成3D堆疊，再由兩側的鍵合線連線，最後以系統級封裝(System-in-Package，SiP)的外觀呈現。堆疊的方式可為金字塔形、懸臂形、並排堆疊等多種方式，參看下圖。

另一種常見的方式是將一顆倒裝焊(flip-chip)裸晶片安裝在SiP基板上，另外一顆裸晶片以鍵合的方式安裝在其上方，如下圖所示，這種3D解決方案在手機中比較常用。

2.基於有源TSV的3D技術

在這種3D整合技術中，至少有一顆裸晶片與另一顆裸晶片疊放在一起，下方的那顆裸晶片是採用TSV技術，通過TSV讓上方的裸晶片與下方裸晶片、SiP基板通訊。如下圖所示：

下圖顯示了無源TSV和有源TSV分別對應的2.5D和3D技術。

以上的技術都是指在晶片工藝製作完成後，再進行堆疊形成3D，其實並不能稱為真正的3D IC 技術。這些手段基本都是在封裝階段進行，我們可以稱之為3D整合、3D封裝或者3D SiP技術。

3.基於無源TSV的3D技術

在SiP基板與裸晶片之間放置一箇中介層（interposer）矽基板，中介層具備矽通孔（TSV），通過TSV連結矽基板上方與下方表面的金屬層。有人將這種技術稱為2.5D，因為作為中介層的矽基板是無源被動元件，TSV矽通孔並沒有打在晶片本身上。如下圖所示：

4.基於晶片製造的3D技術

目前，基於晶片製造的3D技術主要應用於3D NAND FLASH上。東芝和三星在 3D NAND 上的開拓性工作帶來了兩大主要的 3D NAND 技術。

東芝開發了 Bit Cost Scalable(BiCS)的工藝。BiCS 工藝採用了一種先柵極方法(gate-first approach)，這是通過交替沉積氧化物(SiO)層和多晶矽(pSi)層實現的。然後在這個層堆疊中形成一個通道孔，並填充氧化物-氮化物-氧化物(ONO)和 pSi。然後沉積光刻膠，通過一個連續的蝕刻流程，光刻膠修整並蝕刻出一個階梯，形成互連。最後再蝕刻出一個槽並填充氧化物。如下圖所示：

三星則開發了 Terabit Cell Array Transistor (TCAT)工藝。TCAT 是一種後柵極方法( gate-last approach)，其沉積的是交替的氧化物和氮化物層。然後形成一個穿過這些層的通道並填充 ONO 和 pSi。然後與 BiCS 工藝類似形成階梯。最後，蝕刻一個穿過這些層的槽並去除其中的氮化物，然後沉積氧化鋁(AlO)、氮化鈦(TiN)和鎢(W)又對其進行回蝕(etch back)，最後用塢填充這個槽。如下圖所示：

3D NAND目前已經能做到64層甚至更高，其產量正在超越 2D NAND，而且隨著層數的進一步擴充套件，3D NAND還能繼續將摩爾定律很好地延續。

TSV——層間互連技術

上文提到，在3D晶片堆疊技術當中，TSV是其關鍵，那TSV到底又是什麼呢？

TSV（through silicon via），中文為矽通孔。TSV通過再晶片與晶片之間、晶圓與晶圓之間製作垂直導通，實現晶片之間互連，能夠使三維方向堆疊的密度最大，外形尺寸最小，並且大大改善晶片速度和降低功耗。

採用TSV技術堆疊的器件

TSV與目前應用於多層互連的通孔有所不同。一方面，TSV通孔的直徑通常僅為1-100Lm（光通量的物理單位），深度10-400Lm，為積體電路或其他多功能器件高密度混合整合提供可能；另一方面，它們不僅需要穿透組成疊層電路的各種材料，還需要穿透很厚的矽襯底，因此對通孔的刻蝕機技術具有較高的要求。

3D TSV互連概念模型

上圖是一個3D TSV互連的概念模型，TSV是利用垂直矽通孔完成晶片互連的方法，由於連線距離更短、強度更高，它能實現更薄更小而效能更好、密度更高、尺寸和重量明顯減小的封裝。同時還能用於異種晶片之間的互連。

根據通孔製作的時間不同，3D TSV通孔整合方式可以分為四類：

1.先通孔工藝，即在CMOS製程之前完成矽通孔製作。先通孔工藝中的盲孔需電鍍絕緣層並填充導電材料，通過矽晶圓減薄，使盲孔開口形成與背面的連線。

2.中通孔工藝，即在CMOS製程和後段製程（BEOL）之間製作通孔。

3.後通孔工藝，即在BEOL完成之後再製作通孔，由於先進行晶片減薄，通孔製成後即可與電路相連。

4.鍵合後通工藝，即在矽片減薄、劃片之後再製作TSV。

圓片上通孔製造是TSV技術的核心，目前，鑽蝕TSV技術主要有兩種，一種是幹法刻蝕或稱博世刻蝕，另一種是鐳射刻蝕。博世工藝為MEMS工藝而開發，快速地在去除矽的SF6等離子刻蝕和實現側壁鈍化的C4F8等離子沉積步驟之間迴圈切換。下圖為南京電子器件所（NEDI）利用博世工藝製作的TSV矽通孔。

NEDI研製的3D TSV通孔

鐳射技術作為一種不需掩膜的工藝，避免了光刻膠塗布、布刻曝光、顯影和去膠等工藝步驟，三星在儲存器疊層中採用了這一技術。鐳射加工系統供應商Xsil公司（愛爾蘭）為TSV帶來了另一種解決方案，Xsil稱鐳射鑽孔工藝首先應用到低密度快閃記憶體及CMOS感測器中，隨著工藝及生產能力的提高，將會應用到DRAM中。

TSV被許多半導體廠和研究機構認為是最有前途的封裝方法，世界上50%以上的廠商都參與3D TSV互連相關方面的研究。其中，以三星，SK海力士等為首的企業在積極推廣可將3D TSV的計劃。此外，英特爾、臺積電、格芯、高通、安森美、惠普、IBM、聯電、紐約州立大學等都有在研究3D晶片堆疊技術。

3D晶片堆疊技術應用及行業影響

如今，3D晶片堆疊技術在一些裝置中已經有總領性的作用。從第一代開始，Apple Watch就是由最先進的3D堆疊式晶片封裝之一驅動。在該智慧手錶中，30種不同的晶片密封在一個塑料包層裏面。爲了節省空間，儲存晶片堆疊在邏輯電路上面。如果沒有采用晶片堆疊技術，該手錶的設計就無法做到如此緊湊。

英偉達硬體工程高階副總裁布萊恩·凱萊赫表示，公司針對AI打造的Volta微處理器的運作也運用了3D堆疊技術。通過直接在GPU上面堆疊八層的高頻寬儲存器，這些晶片在處理效率上創造了新的記錄。「我們在電力上是受限的，我們能夠從儲存系統騰出的任何電力，都可以用在計算上。」凱萊赫如是說。

晶片堆疊也帶來了一些全新的功能。有的手機攝像頭將影象感測器直接疊加在處理影象的晶片上面，額外的速度意味著它們能夠對照片進行多次曝光，並將其融合在一起，在昏暗的場景裡捕捉到更多的光線。

由此可見，3D晶片堆疊技術的應用市場非常大，一旦全面投入市場，將極大的提升計算機晶片效能。可以說，3D晶片堆疊技術是一個趨勢和必然，日後會越來越普通。

結語：

半導體業晶圓製程即將達到瓶頸，也就代表摩爾定律可能將失效。在晶圓製程無法繼續微縮下，封測業將暫時以系統級封裝等技術將晶片做有效整合，提高晶片製造利潤，挑起超越摩爾定律的角色。

中國臺灣半導體協會理事長盧超群指出，未來半導體將要做3D垂直堆疊，全球半導體產業未來會朝向類摩爾定律成長。封測業人士指出，目前不論是在邏輯晶片上抑或是NAND Flash上，都需要3D堆疊技術，才能讓晶片效益發揮最大化，也才能達到輕薄短小的程度。從這一點上看，武漢新芯基於其三維整合技術平臺的三片晶圓堆疊技術研發成功，確實代表了晶片未來方向。

來源：芯師爺​​​​

http://www.kubonews.com/2018121639846.html

每日即時更新新聞，請上：http://www.kubonews.com